PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-183460

Note parties a graph tight despite a married at the specific properties of the second section of the secti

(43)Date of publication of application: 30.06.2000

(51)Int.CI.

H01S 5/30

H01S 5/22

H01S 5/323

H01L 29/205

H01L 21/331

H01L 29/73

H01L 29/778

H01L 21/338

H01L 29/812

H01L 33/00

(21)Application number: 10-355696

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

15.12.1998

(72)Inventor: KUSHIBE MITSUHIRO


FUJIMOTO HIDETOSHI

(54) SEMICONDUCTOR ELEMENT AND ITS MANUFACTURE

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce an influence of returning of a strong light reflected on an interface between a board and a buffer layer to a light emitting area or a functional area of a device by setting the interface between the board and a layer formed directly above the board not parallel to an interface between layers containing no one or more positions of the board. SOLUTION: A GaN high temperature buffer layer 903 is inclined twice in a direction (1-100) on a sapphire board 901 and polished. An SiN selectively frown mask is formed to become an inclined direction in a wave guiding direction to the board, and a mesa structure is formed by etching a part of a GaAlN clad layer 910, an active layer 911, a GaN etching stop layer and a GaInN dummy layer. Thereafter, a GaAIN clad layer 915, an AlGaN intermediate composition layer 915 and a GaN contact layer 917 are formed. Thereafter, a surface of the GaN layer 908 is exposed. Thereafter,

a passivation film 918 is formed, and n-electrode 919 and a



LEGAL STATUS

p-electrode 920 are formed.

[Date of request for examination]

27.02.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-183460 (P2000-183460A)

(43)公開日 平成12年6月30日(2000.6.30)


(51) Int.Cl.'		識別記号	FΙ				テーマコード(参	涛)
H01S	5/30		H01S	3/18		670	5 F 0 0 3	
	5/22					662	5F041	
	5/323					673	5 F 0 7 3	ı
H01L	29/205		H01L	33/00		С	5 F 1 0 2	
	21/331	29/205						
		審査請求	水龍 水龍未 分	項の数5	OL	(全 14 頁)	最終頁に	続く
(21)出願番号		特願平10-355696	(71)出願丿	(71)出願人 000003078				
				株式会	社東芝			
(22)出顧日		平成10年12月15日(1998.12.15)	15) 神奈川県川崎市幸区堀川町72番地					
			(72)発明者	皆 櫛部	光弘			
				神奈川	県川崎	市幸区小向東	[芝町1番地	株
				式会社	東芝研	究開発センタ	'一内	
			(72)発明者	皆 藤本	英俊			
				神奈川	県川崎	市幸区小向東	泛町1番地	株
				式会社	東芝研	究開発センタ	7一内	
			(74)代理》	\ 100081	732			
				弁理士	大胡	典夫(タ	1名)	
							最終頁に	.続く
							最終頁	[][

(54) 【発明の名称】 半導体素子およびその製造方法

(57)【要約】

【課題】 基板とバッファー層の界面で反射した強い光がデバイスの発光領域や能動領域にに戻る影響を低減すること。

【解決手段】 (0001)面上に厚膜をはやした後に研磨、エッチングを行いあるいは(0001)面上に選択成長を行う ことで(0001)面基板上に(0001)とことなる面を形成しその上にAlGaNを用いた素子を形成する。また基板に(11-2 n)面等の高指数面のGaN、SiC,AlNを用いてその上にAlGaNを用いた素子を形成する。



【特許請求の範囲】

【請求項 I 】 特異結晶面と略一致する表面を持つ絶縁 体あるいは半導体あるいは導電体基板上に、基板と結晶 構造或は格子定数が異なる層が二層以上形成されてお り、基板と基板直上の層がなす界面と、少なくとも基板 以外の2つの層の間の界面の一部分とが平行でないこと を特徴とする半導体素子。

1

【請求項2】 基板上にバッファー層を形成後、該バッ ファー層の表面のエッチングまたは研磨を行い基板とバ ッファー層とがなす界面と非平行な面を形成し、あるい 10 は選択成長法により基板とバッファー層とがなす界面と 非平行な面を選択成長部表面に形成し、しかる後に光半 導体素子の発光領域あるいは電子デバイスの能動領域を 形成したととを特徴とする請求項1に記載の半導体素子 の製造方法。

【請求項3】 GaNまたはANVO(0001)面より0.05度以上 角度の異なる面方位の基板上に堆積された半導体素子。 【請求項4】 基板と光デバイスの発光層との間に量子 井戸構造を有することを特徴とする請求項3に記載の半 導体素子。

【請求項5】 AIN基板またはSiC基板上に形成されたAI NまたはGaN基板 上に形成されたAIN上に少なくともAINに 対して臨界膜厚以下の厚さのAlxGayIn1-x-yN(0 ≦x<≦ 1,0≦y≦1,0≦1-x-y≦1)またはSiCよりなる電子走行層 とAlzGa1-zN(0≦Z<≦1)ゲートを有することを特徴と する半導体素子。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体レーザなどの 半導体素子に関し、特に基板と結晶の格子定数、屈折率 30 等の特性が大幅に異なる材料を発光層や能動領域に用い た半導体素子に関する。

[0002]

【従来の技術】GaN系のデバイスではGaNの良質な基板が 得られていないために格子不整の大きいサファイア、Si C、スピネル、Si等の基板が試みられている。このう ち、サファイアを用いたものではレーザの数千時間の信 頼性が確認されるなど、もっとも有望と考えられてい る。しかしGaN/サファイア系の光半導体デバイスでは、 結晶の構造が異なるために良質な結晶を成長することが 40 難しく、低温でGaNバッファー層を成長した後に温度を 上げて結晶化してその後デバイス構造を作成するといっ たことが行われている。

【0003】しかしこの方法でも良質な結晶を成長する ことが難い。このためバッファー層を形成後、開口率の 低い窓を開けた選択成長マスクを形成し、との窓を出発 点として選択成長マスク上にAIGaN層をラテラルエピタ キシーする方法も試みられている。この方法だと、ラテ ラルエピタキシ-を行った層の一部で転位密度を容易に さげることができるので、その上にレーザの活性層を形 50 あることとする。さらに、基板と基板直上の層がなす界

成すると、活性層内の転位密度を下げ発光効率を高める ことが出来る。しかしこの方法は複雑であり、大面積化 は難しい。

【0004】また発光効率を上げるためには活性領域中 にIn組成の高いGaInNを形成することや量子ドットを形 成することが重要との考え方がある。このために活性層 を形成する前に、格子定数が大きく異なる層を形成して 島状構造を形成しての凸凹の上に活性層を形成して量子 ドットを形成しレーザの特性を上げようという試みがな されている。(特開平10-215029)

一方サファイア上のGaN系のレーザではサファイア基板 とGaN層との界面で反射した光のためにレーザが異常な モード構造を示すことが知られている。これは従来のII I-V族化合物半導体を利用したレーザ或いはでは基板と 活性領域或いはクラッド層との屈折率差が屈折率の絶対 値に対して0.1程度であったのに対して、この系では0.3 -0.4に達しており、反射率で一桁程度大きくなるためで ある。このような現象は上記ラテラルエピタキシーを行 ったものや凸凹上の結晶を成長したものでも変わらぬ問 20 題となる。ラテラルエピタキシーを行った場合には、選 択成長マスク上に活性領域が略平坦に形成されるので通 常のサファイア基板上に形成された場合と同様に反射の 問題が生じてくる。特開平10-15171の凸凹上に活性層を 形成する場合、凸凹の高さが5nmと光学的な大きさに対 して小さいので反射の問題を回避することが出来ない。 [0005]

【発明が解決しようとする課題】とのように、基板とバ ッファー層の屈折率差に伴い、光半導体で発光した光が 基板とバッファー層との界面で反射し発光領域に戻りモ ードノイズを起とす問題を防ぐことにある。また本発明 者らの鋭意研究の結果、電子デバイスでもキャリアが再 結合すると発光しており、基板とバッファー層の界面で 反射率が高く強い光が反射されると、デバイスのノイズ の原因となることがわかった。本発明の目的は基板とバ ッファー層の界面で反射した強い光がデバイスの発光領 域や能動領域にに戻る影響を低減することにある。さら に、格子不整の大きな基板の上に良質な結晶を均一に成 長できるようにすることにある。

[0006]

【課題を解決するための手段】本発明の半導体素子は、 特異結晶面と略一致する表面を持つ絶縁体あるいは半導 体あるいは導電体基板上に、基板と結晶構造或は格子定 数が異なる層が二層以上形成されており、基板と基板直 上の層がなす界面と、一カ所以上の基板を含まない層の 間の界面とが平行でないことを特徴とするものである。 【0007】活性領域あるいは能動領域全体は略同一の 平面内に形成されている。ととで略同一面内とは、平面 の荒れが、研磨法により形成されたいわゆる傾斜基板の 数倍以内で結晶学的特異面から同一方向に傾斜している

面と、この界面と平行でない界面とのなす平均の角度を a1とするならば、直径数十nm以下のごく小領域での面 荒れを除き、面荒れが、 q1に対して数分の一以下であ る。平均の面方位に対して数十nm以内の凹凸を含むもの とする。

[0008] 光半導体素子の場合にはこの段差は、活性 層の厚さに対して半分以下であることが望ましい。電子 デバイスにおいては、能動領域(電界効果デバイスにお いてはキャリア走行層、ヘテロバイポーラドランジスタ ーにおいてはベースのコレクターとエミッターとの接合 10 領域)の厚さの数分の一以下以下であることが望まし

【0009】活性層あるいは能動領域のヘテロ界面が結 晶の特異面から傾斜している場合には、この傾斜に伴 い、段差の下限が一原子層あるいはその数倍となること は言うまでもない。結晶の特異面を利用する場合には、 段差の下限は特異面に自身の表面の凹凸よりも大きくな

【0010】本発明の望ましい実施形態として、特異結 晶面と略一致する表面を持つ絶縁体あるいは半導体ある 20 いは導電体基板上に、基板と結晶構造或は格子定数が異 なる層が二層以上形成されており、基板と基板直上の層 がなす界面と、少なくとも基板以外の2つの層の間の界 面の一部分とが平行でない半導体素子であって、特に半 導体素子が光半導体素子であり、発光領域をなすヘテロ 接合の界面と、基板と基板直上の層がなす界面とが平行 でないことを特徴とする半導体素子が上げられる。

【0011】本発明の望ましい実施形態として、特異結 晶面と略一致する表面を持つ絶縁体あるいは半導体ある いは導電体基板上に、基板と結晶構造或は格子定数が異 30 なる層が二層以上形成されており、基板と基板直上の層 がなす界面と、少なくとも基板以外の2つの層の間の界 面の一部分とが平行でないことを特徴とする半導体素子 において、光半導体素子における発光領域あるいは電子 デバイスにおける能動領域をなすへテロ接合の界面が基 板と基板直上の層がなす界面と異なる特異面あるいはそ の微傾斜面からなるととを特徴とする半導体素子が上げ られる.

【0012】特に、光半導体素子の実施形態として、発 光層をなすへテロ接合の界面と、基板と基板直上の層が 40 なす界面とが非平行であり、発光層をなすヘテロ接合の 界面と基板と基板直上の層がなす界面との角度を光の導 派方向と垂直方向に測った角度をql、レーザの活性領 域の幅をw、活性領域と基板との最短の距離をdとしたと きに2dsin(q1)>wの関係が満たされていることが望 ましい。

【0013】また本発明の実施形態として、電界効果型 トランジスターにおいて電子走行層の両側の界面と、基 板と基板直上の層がなす界面とが非平行でありことが望 ましい。 また、ゲートのキャリアの流れる方向に走行 50 を形成し、しかる後に被服率の不均一さを利用して厚さ

領域のヘテロ接合の界面と基板と基板直上の層がなす界 面とのなす角度を測った角度をq2、ゲートの長さをw、 ソースドレインの距離をw2、走行領域と基板との最短の 距離をdとしたときに2dsin (q2) >wの関係が満たされ ていることが望ましく、2dsin (q2) >w2の関係が満た されているととがより望ましい。

【0014】また本発明の実施形態として、ヘテロバイ ボーラートランジスターにおいてベース層の両側の界面 と、基板と基板直上の層がなす界面とが平行でないこと が望ましい。

【0015】本発明の望ましい実施形態として特異結晶 面と略一致する表面を持つ絶縁体あるいは半導体あるい は導電体基板上に、基板と結晶構造或は格子定数が異な る層が二層以上形成されており、基板と基板直上の層が なす界面と、少なくとも基板以外の2つの層の間の界面 の一部分とが平行でないことを特徴とする半導体素子に おいて、発光層あるいは能動層がAlxGayIn1-x-yN(0≦ x<1.0≦v≤1.0≦1-x-v≤1)であり、基板がサファイアで あることを特徴とする半導体素子が上げられる。

【0016】つまり、本発明の実施形態として、光半導 体素子において発光層をAlxGayIn1-x-yN(0≤x<1、 0 ≤ y ≤ 1 、0 ≤1-x-y ≤ 1)、基板をサファイアとする **とが出来る。電界効果トランジスターにおいては電子** 走行層をAlxGayIn1-x-vN(0 \le x<1、0 \le y \le 1、0 ≦1-x-v<≦1)、基板をサファイアとすることが出来 る。ヘテロバイポーラートランジスターにおいてベース 層をAlxGayIn1-x-yN($0 \le x < l$ 、 $0 \le y \le l$ 、 $0 \le 1-x$ -v≤1)、基板をサファイアとすることができる。

【0017】本発明の半導体素子を形成するにあたって は、基板上にバッファー層を0.1um以上望むべくは数um 以上形成後、該バッファー層の表面のエッチングまたは 研磨を行い、基板とバッファー層とがなす界面と非平行 な面を形成する。ドライエッチングを行う際には、マス クバターンを形成し、エネルギーの高いビームで略特定 の面を形成し、その後ケミカルなエッチングを行い面を 形成する方法をとってもよい。ウェットな方法で行う場 合には、マスクパターンを形成した後にエッチングを行 ってもよい。研磨を行う場合には、バッファー層として 数百㎞以上の層を形成した後に研磨をおこなってもよ

【0018】本発明の半導体素子の製造方法として基板 上或は基板上に形成したバッファー層上に選択成長膜を 形成し、しかる後に被服率の不均一さを利用して厚さに 分布のある層を形成し、一定の面を形成した後光半導体 素子の発光領域あるいは電子デバイスの能動領域を形成 したことを特徴とする半導体素子の製造方法を上げるこ とができる。

【0019】基板上にあるいは基板上に形成したバッフ ァー層上に動作領域の周囲で被服率を変えて選択成長膜

に分布のある層を形成し、一定の面を形成した後更にそ のまま光半導体素子の発光領域あるいは電子デバイスの 能動領域を形成してもよい。基板上に選択成長法により 傾斜面形成後選択成長マスクを除去し光半導体素子の発 光領域あるいは電子デバイスの能動領域を形成してもよ ζ,

【0020】本発明の半導体素子は、AINまたはGaNのよ うなウルツァイト構造の結晶を用いてGaNまたはAINの(0 001)面より0.05度以上角度の異なる面方位の基板上に形 成されていてもよい。この中に2H-SiCを含む。特に基板 10 がAINまたはGaNであり、(h m-h-m n) (|n/h|または|n/m Iの一方が3以上または1/3以下、nは0ではない、hとm の一方は0でない、h,m,nは整数)面基板上に形成され ていてもよい。この場合iust面だけではなく微傾斜した 面でも良い。またAIN或いはGaNの代りに2H-SiCを用いて もよい。六方晶系のSiCにおいて (0001)面からのoff角度 が2H-SiCで上記面方位に相当する面方位の基板を用いて もよい。特に(11-2n)でnが4以上の偶数であることが 実施形態として望ましい。この場合just面だけではなく (11-2n)から微傾斜した面でももちろん良い。 ZnSe系の 20 結晶の場合にも、活性層のヘテロ界面として(11n)

(|n|は3以上)の特異面あるいはその微傾斜面を利用 する。

【0021】更に基板と光デバイスの発光層、電子デバ イスの走行層(以下動作領域と呼ぶ)の格子常数が異な る場合基板の(h m -h-m n) (|n/h|または |n/m|の一方が 3以上または1/3以下、nは0でない整数、h,mは整数で ありhまたはmの一方は0でない)面を利用しかつ基板 と動作領域の間に量子井戸を設ける。

【0022】AIN上またはSiCまたはGaN上に設けた厚さ2 30 um以上のAIN上に、AINにたいして臨界膜厚以下でGaxIny All-x-yN $(0 \le x < 1, 0 \le y \le 1, 0 \le 1-x-y \le 1)$ たはSiCまたはこの組み合わせで電子走行層を設け、ゲ ートとしてAlpGaqIn1-p-qN($0 \le p < 1$, $0 \le q \le 1$, 0≤1-p-q≤ 1)を設けて電界効果デバイスを形成する。 【0023】基板表面が結晶の特異面と略一致していな

いと基板上に原子ステップが多数形成される。基板と基 板直上に形成される層では結晶構造或は格子定数が異な るのでステップ毎に基板と垂直方向に段差が生じるとと もに応力の集中が起こりステップ毎に基板直上の結晶が 40 切れて欠陥が導入されるようになる。本発明の半導体素 子では、基板表面が特異面と一致しているので、このよ うなことが起こらないので、基板直上の層への欠陥の導 入が抑制される。特に、GaN/サファイアの系では基板 上に薄膜のアモルファス或は多結晶状の層を形成した後 温度を上げて単結晶化するのでこの事は重要となる。

【0024】また、本発明では活性層あるいは能動層は 基板と非平行であるので光った光が基板との界面で反射 された後に活性層あるいは能動層に戻りにくく、光ノイ

デバイスの能動領域に入る効果の影響は、光デバイスの 光ノイズとしてより顕著であるが、電子デバイスの場合 にも、キャリアの再結合に伴い発光した光がノイズの原 因となる。本発明では能動領域近傍で光った光が反射に より能動領域に戻ることを低減するので、電界効果デバ イスやヘテロバイボーラートランジスターのノイズを低 減することが出来る。

【0025】また、本発明ではデバイス領域が同一面内 に形成されているので、デバイスのサイズ内で結晶の特 製が均一である。このため、光デバイスの発光効率、波 長、電子デバイスの動作電圧、増幅率等が素子内で一様 であり、高性能な素子を得ることができる。

【0026】また前項で述べた実施形態をとった場合、 基板との界面での反射光が光半導体素子の活性層や電子 デバイスの能動領域に戻ることを幾何学的に除去できる ので本発明の効果がより顕著となる。

【0027】基板をサファイアとして光半導体の発光領 域や電子デバイスの能動領域にAlGaInN系材料を用いた 場合、サファイアの屈折率が1.7程度でGaInN系の材料が 2.4程度なので屈折率差が大きく本発明の反射光抑制の 効果は大きい。また基板としてSiCを用いた場合には、 屈折率は2.7-2.9程度であり、サファイアの場合ほどで はないが本発明の効果が認められる。またAINを用いた 場合には屈折率が1.7なので本発明の効果が大きい。

【0028】またSiO2やSiCの上にラテラルエピタキシ ーを行うことができるが、SiCやSiO2のマスク材は屈折 率が小さいので、マスクと半導体層の界面で強い光の反 射が起きる。この場合本発明を適用することでラテラル エピタキシー層のマスク側とマスクの間の界面での反射 の影響を低減できる。とくにこの場合、マスクとラテラ ルエピタキシー層との間に空隙が出来る場合があり、空 隙の屈折率は略1となり反射の効果が大きいので本発明 は重要となる。なお、ラテラルエピタキシーを行なった 場合、、六方晶の(0001)面基板上に結晶が直接形成され ているわけではないが、選択成長マスク表面は結晶との 相互作用が弱いので結晶のマスク側にも表面にも(0001) のほぼ平行な面が形成される。このため、実効的に(000 1)のjust面上に半導体層が形成されたのと同じ構造とな っている。このため、ラテラルエピタキシーをおこなっ た結晶の表面がマスク表面或いは結晶のマスク側と並行 にならないようにした構造は、本発明の範疇に含まれる **ととになる。**

【0029】本発明の半導体素子を形成するにあたって は、光半導体の発光領域にしても電子デバイスの能動層 にしても(以下動作領域と呼ぶ)大きさが数um以上あ る。動作領域内に反射光が多数回戻らないためには動作 領域と基板とを数um以上離してまた基板とバッファー層 の界面と動作領域の界面とは数度以上角度がついている 必要がある。一方、特性の均一性を考えると動作領域の ズの影響を低減できる。光が光デバイスの活性層や電子 50 平坦性が高いことが望ましい。最初に0.1um以上バッフ

ァー層を形成すると、数umの幅で均一に傾斜領域を形成 する事が出来る。バッファー層を数um以上取ると数百um の略チップサイズの全域に対して均一に傾斜面を形成で きるようになる。マスクバターンにより周期構造をウェ ハー全域に形成することでウェハー内に周期的に傾斜面 を形成でき、多数のチップが作成できるようになる。ド ライエッチングを用いると自由な方向に面を傾斜させる ととが出来る。との場合、エネルギーを上げて所定の方 向に傾斜面を作成することが出来る。このプロセス後に エネルギーを下げてケミカルなエッチングを行うことで 10 ダメージを除去できるとともに、平坦な面を得ることが 出来る。

【0030】一般に結晶成長を行っても研磨を行っても ウェハー端数mmは均一にプロセスを行うことは難しい。 このため実際のウェハープロセスでは、両端の数mmを除 いて、チップが取れる。面積は自乗で効くので、ウェハ ーの一辺の半分以上がチップの取れない領域となると急 激に歩留まりが低下する。このため、ウェハーの最低サ イズは1cm程度となる。この時ウェハー全体に数度の傾 斜角をつけようとするとウェハーの両端で数百um程度の 20 段差となる。前項で本発明の実施形態として記載したよ うに数百um以上のバッファー層を形成した後に研磨を行 うと実効的なウェハーサイズで、基板とバッファー層の 界面に対して、傾斜面を形成することが出来、更に引き 続き活性領域を形成することが出来る。

【0031】基板上にあるいは基板上に形成したバッフ ァー層上に動作領域の周囲で被服率を変えて選択成長膜 を形成した後に選択成長を行うと、被服率の高い側での 厚さが厚くなる。この差を利用して傾斜面を形成するこ とが出来る。マスクに周期構造を導入することでウェハ 30 ー全体で傾斜面を周期的に形成することが出来る。更に このまま動作領域を形成すれば、傾斜面上に動作領域が 形成でき本発明の半導体素子を実現できる。更に傾斜面 形成後に選択成長マスクを除去し、動作領域の層を形成 すれば選択成長膜が除かれて成長速度が略均一になって いるので均一な厚さむらの少ない動作領域層を実現でき より高性能な本発明の半導体素子を実現できる。

【0032】本発明の半導体素子は、AINまたはGaN或い は2H-SiCのようなウルツァイト構造の結晶を用いてGaN またはAINまたは2H-SiCの(0001)面より0.5度以上角度の 40 異なる面方位の基板上に形成されていてもよい。GaNの 場合、off角度が0.5度以上となると発光効率が急激に改 善された。AINの場合、off角度が0.5度以上でAFMで観察 した表面のステップが一方向にそろうようになった。2H -SiCの場合はoff角度が0.5度以上でスッテブの形状が平 坦になり、その上にATGAN系材料を堆積すると其の平坦 性が向上でき。またデバイスの動作領域を(h m -h-m n) (|h/n|または |m/n|の一方が3以上または1/3以下、nは Oではない、h,mは整数、h,mの一方はO出ない)の特異 面あるいはその微傾斜面基板上に形成すると、方向のそ 50 性を向上することができる。特にnが奇数の時にはステ

ろったステップが多数形成されるので、結晶成長中のス テップフローに必要な距離を小さくできかつそのばらつ きを小さく出来るのでるので平坦性を向上することがで きる。特にSiCの結晶を基板に用いた場合には(0001)面 から傾ける角度を2HのSiCで考えて上記指数面が出る方 向に傾けるとその上に形成されるウルツァイト或いはウ ルザイト類似の結晶は上記指数面或いは上記指数面に傾 いた傾斜面で成長する。特開平9-180998では4H或いは 6HのSiCに置いて、SiC基板がC軸からなす角度が0度と 53度の間にあるとSiC上に形成するAIGANとの熱膨張係 数の整合により良質な結晶が得られることが述べられて いるが、他の結晶構造のSiCでも4H或いは6Hのウェハー でC軸からのoff角度が53度以上でも本特許条件を満たし ている場合には、良質な結晶が得られた。

[0033] h,mが1、nが4以上の偶数で(11-2n)のIII 族面を用いた場合には、ステップに沿ってp型不純物の 取り込みを向上することができる。またV族面の場合に はn型不純物の取り込みを向上することができる。特に III面上でGaInN系の光デバイスの場合、ステップに沿っ てInの組成を高くすることができるので光デバイスの長 波長化、高出力化、信頼性の向上を実現することが出来 る。またp型不純物の取り込まれが向上できるのでこの 点でも光デバイスのの長波長化、高出力化、信頼性の向 上の上で有利となる。2HのSiCの場合には、Si面でp型不 純物及びInの取り込まれが促進された。nが奇数の場合 にはV族ステップとIII族ステップが段差を形成しながら 交互に現れるので、不純物の取り込まれという点では顕 著な特性は現れないが、結晶の特性の再現性向上という 面では有利に働く。

【0034】更にウルツァイト型の結晶では転移の伝播 が容易な方向がC軸方向なので、ヘテロ接合を形成した 場合に転移が結晶成長方向から垂直ではなくなる。この ため、転移が(h m -h-m n) (|n/h|または|n/m|の一方が 3以上または1/3以下、nは0ではない、hまたはmの一 方はOでない、h、m、nは整数)面内を伝播するよう になる。このため多数のヘテロ接合の上に活性領域を形 成すると転位が成長方向からずれるようになり低転位領 域に活性層が形成できデバイスの信頼性を向上すること が出来る。

【0035】また活性領域が特異面から微傾斜している 場合を含み、本発明の半導体素子では、デバイスが結晶 の概略平坦面上に形成されている。このため、方向の決 まった均一に高密度なステップのある領域で結晶成長が すすむ。とのため、結晶の成長方向が一方向に均一にす すみ、In組成、不純物濃度等が均一に制御できる。

【0036】ZnSe系の結晶の場合にも、活性層のヘテロ 界面として(i1n)(|n|は3以上)の特異面あるいは その微傾斜面を利用するとステップの数が多いので結晶 のステップフローに必要な距離を小さくできるので平坦 ップに沿ってp型不純物の取り込みを向上することができる

【0037】AINの熱伝導率はGaNの2倍程度有る。サフ ァイアに対しては、5倍程度ある。このためAINを基板 として用いると動作領域の熱抵抗が大幅に低下し温度特 性を向上することができる。基板としてSiCを用いると 更に熱伝導率は1.5倍以上となるがGaNと比べてバンドギ ャップが小さいために絶縁性を維持することができな い。SiC上にAINを2um以上設けたところ、AIN/SiCの基板 側でのリーク電流はサファイア基板上にGaNのHEMTを形 成した場合とほぼ同程度となった。GaN上にATNを厚さ2u m以上設けたところAIN/GaNの基板側でのリーク電流が低 下しピンチoff特性が向上した。これは、AINとGaNのい ずれもが窒化物であり容易にGaNの良質な結晶が得られ るからである。AIN上またはSiC上に設けた厚さ2um以上 のAIN上に、AINにたいして臨界膜厚以下でGaNまたはGaI nAlNまたはSiCの走行層を設けたところゲートドレイン 間の臨界電圧はほぼ一定であったが、走行層の厚さを、 臨界膜厚以上としたところ、臨界電圧が急激に低下し た。この時SiCを走行層とするとATNに対して臨界膜厚が 20 大きく電子バリアを高く取れるのでゲインの大きな素子 を得ることができた。またゲートとして基板のAINC対 して臨界膜厚以下のAINまたはAIGaNを設けることで、基 板と同様の高い絶縁性を確保することができる。

[0038]

[発明の実施の形態]以下、図面を参照しながら本発明 の実施の形態を説明する。

【0039】(実施例1)図1は、本発明の実施例でサ ファイア基板上に形成された端面発光型の半導体レーザ の活性層に対して光の導派方向に垂直な断面である。図 30 中の101-114はそれぞれ表面が(0001)面であるサファイ ア基板(101)、GaN低温成長バッファー層(102)、GaN高温 成長層(103)、斜め研磨面(104)、GaNバッファー層(105) とATGaNクラッド層(106)、GaN光ガイド層、Ga1-xInxN/G al-vInvNのMOWよりなる発光層、GaN光ガイド層、AlGaN 電流ブロック層、GaN光ガイド層よりなる活性層(107)、 ATGaNクラッド層(108)、GaNコンタクト層(109)、活性領 域を形成するメサ構造(110)、AlGaN埋込み層(111)、n 電極用コンタクト面(112)、n電極(113)、p電極(114) である。このレーザは以下のような工程で作成した。ま 40 ずサファイア基板(101)上にMOCVDによる低温成長 でGaNバッファー層(102)を形成した。この時、Gaの原料 としてはTMCまたはTEGを用いることが出来た。窒素原料 としては、アンモニアを用いた場合には、成長温度は48 0-550Cの間であればよく、モノメチルヒドラジンまたは ジメチルヒドラジン或はこれらのメチル基のついたヒド ラジンとアンモニアを用いた場合には350-500Cの間で あればよかった。ヒドラジンにメチル基のついた原料を 用いて成長温度を下げた場合には、GaN低温成長バッフ ァー層102が稠密で凹凸が小さくなり高温バッファー103 50

層の特性を向上することが出来た。温度を1050Cまで上 げてTMCとNH3厚さを用いてGaNバッファー層の(103下) を0.5-2ミクロン成長後、成長速度を上げて約20ミクロ ン成長後GaNの(1-100)面方向に2度傾けて研磨を行って 研磨面104を出した。次にMOCVD法によりn-GaN層105、n-AlGaN層106、を成長した。その上部に GaN光ガイド層、 Ga1-xInxN/Ga1-yInvNのMQWよりなる発光層、GaN光ガイ ド層からなる活性層107を成長した。更にp-AIGaNクラッ ド層108、p-GaNコンタクト層109を成長した。その後、p -GaN109上にSiO2とレジストを積層し通常のリソグラフ ィー法により(11-20)方向にストライプ構造のマスクを 形成した。この後このマスクを用いてn-A7GaN層106、 G aN光ガイド層、Gal-xInxN/Gal-yInyNのMQWよりなる発光 層、GaN光ガイド層からなる活性層107、p-A1GaNクラッ ド層108、p-GaNコンタクト層109をECRまたはICPエッチ ングによりメサ構造110にエッチングした。この時活性 層107部分でのメサの幅は1.2umで上下の層よりも若干狭 かった。との事は電流狭窄を行う上で重要となる。その 後p-AlGaN111でその両側を埋め込んだ。その後p-AlGaN1 11を幅10-200um程度残して外側をエッチングしてn-A1Ga N層106途中までエッチングをした。 ここでn-AIGaN106の 表面に選択成長マスクを形成してp-AlGaN111を同程度の 幅で選択成長してn-AlGaN106の表面を残してもよい。そ の後ECRエッチングによりn-ATGaN層106をエッチンしn-G aN105の表面112を出した。との時のエッチングの終点検 出はエッチング中にAIの組成が急激に下がることをもっ て行った。その後n-電極コンタクト面112上にn電極11 3、メサ構造のトップにp電極114を形成してレーザ構造 を作成した。

【0040】との時n-AlGaN層106、活性層107、p-AlGaN クラッド層108のなすへテロ接合界面はサファイア基板 (101)とGaN低温成長バッファー層(102)のなす屈折率差の大きいへテロ接合界面界面に対して2度の傾きを持っている。またn-AlGaN層106、活性層107、p-AlGaNクラッド層108のなすへテロ接合界面とサファイア基板(101)とGaN低温成長バッファー層(102)のなす屈折率差の大きいヘテロ接合界面との距離は20㎞以上ある。さらに活性層107の幅は約1.2㎞と狭い。このため、活性層107からの光がサファイア基板(101)とGaN低温成長バッファー層(102)のなすヘテロ接合界面で反射しても活性層に直接戻ることはなくレーザのモードが影響を受けることはなかった。

【0041】また、GANバッファ層103を成長し研磨面104を形成する際、以下の方法でも行った。原料にCH2C12或はGaC13あるいはGaC15あるいはHC1を加えて、成長速度60um/hで約300umのGaN層(103上)を成長した。このあとGaNの(1-100)面方向に3度傾けて、この表面を研磨して研磨面。この時燐酸系エッチャントの中でメカノケミカルなエッチングを行うことで、ダメージの少ない鏡面を得ることが出来た。この場合にはGaN層(103上)を

300um近く研磨できるので3度の傾きを1cmの幅のウェハー全体に形成することが出来た。

【0042】(実施例2)図2は、本発明の第二の実施例でサファイア基板上に形成されたリッジ型の端面発光半導体素子の活性層の光の導派方向に垂直な断面である。図中の201-216はそれぞれ表面が(0001)面であるサファイア基板(201)、GaN低温成長パッファー層(202)、GaN高温成長層(203)、エッチングにより形成した斜面(204)、n-GaNバッファー層(205)とn-A1GaNクラッド層(206)、GaN光ガイド層とGa1-xInxN/Ga1-yInyNのMCM発光層とGan光ガイド層とA1GaN電流ブロック層とGan光ガイド層よりなる活性層(207)、p-A1GaNクラッド層(208)、p-GaNコンタクト層(209)、電流狭窄のメサ構造(210)、パッシベーション膜(211)、p電極(212)、n電極(113)、エッチング時に形成されるひさし(214)、エッチング時のひさしを除去したときのエッチング面(215)、素子分離のためのメサ構造(216)である。

【0043】図3は図2の実施例の光半導体素子作成工 程図であり、以下図3を参照しながら作成方法について 説明する。まずサファイア基板(201)上にMOCVDに よる低温成長でGaNバッファー層(202)を形成した。次 に、温度を1050Cまで上げてTMGとNH3を用いてGaNバッフ ァー層 (203) を&m成長した。次に選択エッチングマス ク (301) を幅250um間隔50umで形成した。(図3a)) 次にICPまたはECR法でエネルギーの高い状態で選択エ ッチングを行いエッチング面(204)とひさし(214)を形 成した。(図3b)) との時ビームの結晶表面に対す る角度は任意の角度を選ぶととが出来るが、との実施例 では、(1-100)方向に選択エッチングマスク(301)のスト ライブをもうけ、この垂直方向からエッチングビームを 30 入射し、基板表面にたいしては、(0001)面から(11-20) 面の方向に約19.5度傾けた。この時ビームの入射方向は ストライプ方向に傾いていても、ビームのストライプに 対して垂直成分がこの条件を満たしていれば、略同様な エッチングが出来、ストライプ方向の成分があるぶんよ り滑らかなエッチングが出来る。以上のような方法で、 選択エッチングマスク(301)のスペース部分に所定(204) の斜面が形成される。斜面の傾きの均一性のためには選 択成長マスクのスペース部分の幅は略10ミクロン以上必 要である。一方エッチングがサファイア基板に到達する と後の段階での成長が不均一になりがちである。このた め、エッチングの深さよりもGaNバッファー層(203)の厚 さが厚い方が望ましい。ところで、GaNバッファー層は1 Oum程度以下(との程度の桁)であることが望ましい。 このため、マスクのスペース部分の幅は1mm以下である ことが望ましい。ただし最大値に関してはこの制限は緩 い。エッチングを行うと選択エッチングマスク(301)の 下までエッチングされるが、この幅は傾斜面(204)の幅 と略一致する。このため選択エッチングマスク(301)の 幅はスペースの幅よりも必ず広くなる。傾斜面(204)形

成後、 MOCV D法によりGaNバッファー層(205)とAIG aNクラッド層(206)、GaN光ガイド層とGal-xInxN/Gal-yI nyNのMQW発光層とGaN光ガイド層とA1GaN電流ブロック層 とGaN光ガイド層よりなる活性層(207)、ATGaNクラッド 層(208)、GaNコンタクト層(209)を順次形成した。(図 3c)) 次に傾斜面(204)に形成した結晶欠陥の少な い部分を除き、リソグラフィー法によりATGaNクラッド 層(206)、GaN光ガイド層とGa1-xInxN/Ga1-yInyNのMQW発 光層とGaN光ガイド層とATGaN電流ブロック層とGaN光ガ イド層よりなる活性層(207)、AIGaNクラッド層(208)、G aNコンタクト層(209)さらにGaNバッファー層(205)の途 中まで除去した。さらに通常のバターニング法によ傾斜 面(204)上に傾斜方向と垂直な方向に幅2umのストライプ 構造(210)を残すように、GaNコンタクト層(209)と AIGa Nクラッド層(208)の一部分までをエッチングで除去し た。(図3d)) その後、絶縁膜(211)、 p電極(21 2)、n電極(113)、を形成した。(図3e)) 本実施例のようなリッジ構造のレーザでは電流狭窄のた めのストライプ構造(210)よりも活性層(207)内での電流 広がりが大きくなり、発光領域が数um広がる。しかし、 20 本実施例においては、基板201とGaNバッファー層202の なす界面と、n-ATGAN層106とGaN光ガイド層、Ga1-xInxN /Gal-yInyNのMQWよりなる発光層、GaN光ガイド層からな る活性層107とp-ATGaNクラッド層108の3層のなす界面と が略20度の傾きを有しかつGaNバッファー層(203)を8um はやしている。このため基板201とGaNバッファー層202 のなす界面での反射光は発光した領域から6um以上ずれ た場所に反射してくるので、活性層発光領域に戻らず、 光学的な乱れの原因とならなかった。

【0044】本実施例のレーザ場合、(0001)面上に成長した類似の構造のレーザと比べて、光出力が2倍以上あった。これは傾斜面の傾きが(0001)面から略20度であり、概略(114)面と一致しているため、AIGANクラッド層(208)にMgをドービングした場合、飽和Mx濃度、飽和キャリア濃度がともにが(001)面上に比べて略40%あがることによる。

【0045】本実施例のうち図2b)のように形成したものでは、特に歩留りを上げることが出来た。これは、これは図2a)の場合と比べて凹凸が小さいので205-209の層を成長する際に均一に成長しやすいとともに、エッチングしたときに残ったひさし(214)がプロセス中に折れて残さが出ることが少ないことによる。

(実施例3)図4は、本発明の第3の実施例でサファイア基板上に形成された埋め込み型の端面発光半導体素子の活性層の光の導派方向に垂直な断面である。図中の401-412はそれぞれ表面が(0001)面であるサファイア基板(401)、GaN低温成長バッファー層と高温バッファー層よりなる第一バッファー層(402)、選択成長により形成されたn-GaN第二バッファー層(403)、n-AlGaNクラッド(405)、GaN光ガイド層とGal-xInxN/Gal-yInyNのMCW発光層

とGan光ガイド層とAlGan電流ブロック層とGan光ガイド層よりなる活性層(405)、p-AlGanクラッド層(406)、p-Ganコンタクト層(407)、電流狭窄のメサ構造(408)、AlGan埋込み層(409)、エッチング面(410)、n電極(411)、p電極(412)である。

【0046】図5、6は図4の実施例の光半導体素子作 成工程図であり、以下図5,6を参照しながら作成方法に ついて説明する。まずサファイア基板 (201)上にMOC VDにより480Cで45nm、1080Cで6um成長したGaN第一バ ッファー層(202)を形成した。次に左から10umのSiO2マ スク(501)、30umのスペース、200umのマスク(502)、50u mのスペースの計300umのパターンを繰り返し形成した。 この後GaN第二バッファー層(403)、AIGaNクラッド(40 4)、GaN光ガイド層とGa1-xInxN/Ga1-yInyNのMQW発光層 とGaN光ガイド層とAIGaN電流ブロック層とGaN光ガイド 層よりなる活性層(405)、ATGaNクラッド層(406)、GaNコ ンタクト層(407)を選択成長した。とこに図5a)は選択 成長の鳥瞰図、図5b)は選択成長マスクパターンの上 面図である。次に、SiO2(506)を1.5um幅でパターニング して、このSiO2(506)をマスクにして電流狭窄のメ 20 サ構造(408)を形成した(図6c))。次にメサ構造(408) をAIGaN埋込み層(409)で埋め込んだ(6d)).その後エッチ ングによりAIGAN埋込み層(409)とGAN第二バッファー層 (403)一部分までをエッチングしてGaN第二バッファー層 (405)上にn電極(411)を形成した。またSiO2(506)を 除去した後に p 電極(412)を形成した。

(実施例4)図7に本発明の第4の実施例のSiC基板上に形成された導波方向が基板と傾斜した方向となる光半導体素子を示す。図中の701-713はそれぞれ表面が(0001)面であるp-SiC基板(701)、p-GaNバッファー層(702)、p-GaN層ととp-GaA1N層よりなるクラッド層(703)、GaN光ガイド層とA1GaN電流ブロック層とGaN光ガイド層とGa1-xInxN/Ga1-yInyNOMCW発光層とGaN光ガイド層よりなる活性層(704)、活性層(704)の中のGaN光ガイド層に形成された回折格子(705)、n-A1GaNクラッド層(706)、n-GaNコンタクト層(707)、n電極(708)、p電極(709)、共振器の端面(710)および(711)、ARコート膜(712)、HRコート膜(713)である。

【0047】図8は図7の実施例の光半導体素子作成工程図であり、以下図8を参照しながら作成方法について説明する。まずSiC基板(701)上にMOCVD法によりGaNバッファー層(702)を形成した。次に図8a)に示すような、空隙の太い部分と狭い部分の繰り返しパターンを持つSiO2選択成長マスク(801)を形成した。ここで、空隙の狭い部分は50um、太い部分は300umとし、マスク全体の幅は600umとした。太い部分と狭い部分の繰り返しピッチは1mmとした。次にGaN層ととGaAIN層よりなるクラッド層(703)、GaN光ガイド層とAIGAN電流ブロック層とGaN光ガイド層とGa1-xInxN/Ga1-yInyNのMQN発光層とGan光ガイド層よりなる活性層(704)をMOCVDによる

選択成で形成し、活性層(704)の中のGaN光ガイド層上に回折格子(705)を形成した。この時のストライプ方向の断面ABを図8b)に示す。マスクの空隙の広い部分では成長速度が遅く狭い部分では速くなった。次にMOCVD法によりA1GaNクラッド層(706)とGaNコンタクト層(707)を成長した(図8C))。其の後幅1um残してGaNコンタクト層(707)、A1GaNクラッド層(706)、GaN光ガイド層とA1GaN電流ブロック層とGaN光ガイド層とGa1-xInxN/Ga1-yInyNOMCN発光層とGaN光ガイド層よりなる活性層(704)、およびGaN層ととGaA1N層よりなるクラッド層(703)のうちのGaN層の途中までエッチング除去して、メサ構造(802)を形成した。その後、メサの両側を、A1GaN層(803)

14

よびGaN層ととGaA1N層よりなるクラッド層 (703) のうちのGaN層の途中までエッチング除去して、メサ構造(802)を形成した。その後、メサの両側を、A1GaN層 (803) で埋め込んだ。n電極(708)とp電極(709)を形成した後、エッチングにより平坦部(804)を除去して同時にチップ端面(710)と(711)を形成した。その後ウェハーをバー状にしてSiNでAR膜(712)を形成した。其の後、端面(711)上にSiNのパッシベーション膜をつけた上で酸化ハフニウムとSiO2のHRコート膜(713)を形成した。【0048】本実施例のレーザでは共振器の長手方向に基板(701)とGaN(702)のなす界面と活性層(704)周辺の界

20 基板(701)とGaN(702)のなす界面と活性層(704)周辺の界面が傾斜しているので基板(701)とGaN(702)のなす界面で反射した光はARコート膜(712)を形成した端面(710)側に集中する。とのため、レーザの出力を効率よく取り出すことができた。また本発明のレーザは基板としてpタイプのSiCを用いたので電極抵抗を減らすことができた。またp-AIGaNを活性層形成前に形成できるのでp側を活性層上に形成した場合に比べて、より高濃度にMgを添加しても活性層中への拡散を抑制することができた。またメサ形成の際に結晶軸とメサ方向がほぼ平行なので30 対象性の良い目さ構造を形成でき、光のリークが少ないのでしきい値を下げることができた。

【0049】本実施例では回折格子を作製したが、特に回折格子で決まる共振器の波長を活性層の発光のビーク波長よりも数十mev長波長側に設定すると特にしきい値を下げるととができた。これは活性層が結晶の特異面から傾斜しているために活性層内でIn組成の高い部分が規則正しくできており、発光のピークよりも長波長側にキャリアの注入効率の高いエネルギー領域が形成されているためである。

0 【0050】本実施例では回折格子を作製し端面にはA R HRコートを施したが、端面が共振器の方向と垂直になるように端面をエッチングあるいは研磨すれば、このような端面処理が無くともレーザ発振させることができる。

(実施例5)図9に本発明の第5の実施例のサファイア基板上に形成された埋め込み型の発光素子を示す。図中901-920はサファイア基板(901)、GaN低温バッファー層(902)、GaN高温バッファー層(903)、GaN第二バッファー層(904)、A1GaNとGaInNよりなるMQWバッファー層(905)、n-GaInN層(907)、n-GaInNA

ド層(910)、GaN光ガイド層とGaInN/GaInNのMQW発光層と りなる活性層(911)、p-GaNエッチストップ層(912)、p-G aA1Nクラッド層(915)、p-A1GaN中間組成層(916)、p-G aNコンタクト層(917)、パッシベーション膜(918)、n電 極(919)、p電極(920)、p-ATGaN埋込み層(913)、n-GaAT N埋込み層(914)よりなる。本実施例の発光素子では、サ ファイア基板(901)上に、厚さ50nmのGaN低温バッファー

後、GaN高温バッファー層(903)を(1-100)方向に2度傾け て研磨した。その後GaN第二パッファー層(904)、AIGaN とGaInNよりなるMQWバッファー層(905)、GaN第三バッフ ァー層(906)、GaInN層(907)、GaN層(908)、GaA1N中間組 成層(909)、GaAINクラッド層(910)、GaN光ガイド層とGa InN/GaInNのMQW発光層とGaInN光ガイド層とGaN光ガイド

層(902)、厚さ300umのGaN高温バッファー層(903)を形成 10

15

GaN層(908)、n-GaA1N中間組成層(909)、n-GaA1Nクラッ

CaInN光ガイド層とGaN光ガイド層とA1GaN光ガイド層よ

ストップ層(912)、GaInNダミー層を形成した。この上に SiNの選択成長マスクを幅1.5umで導波方向が基板と傾斜 した方向となるように形成し、GaAINクラッド層(910)の 20 一部、GaN光ガイド層とGaInN/GaInNのMQW発光層とGaInN 光ガイド層とGaN光ガイド層とAIGaN光ガイド層よりなる 活性層(911)、GaNエッチストップ層(912)、GaInNダミー 層をエッチングしてメサ構造を形成した。この後p-A1Ga

N埋込み層(913)、n-GaA7N埋込み層(914)を形成した。Si

N膜を除去した後燐酸系のエッチャントまたはドライエ

ッチングでGaInNダミー層を除去した。この後、GaAINク

ラッド層(915)、ATGaN中間組成層(916)、GaNコンタク

層とAlCaN光ガイド層よりなる活性層(911)、GaNエッチ

ト層(917)をMOCVD法で形成した。この後、GaN層(9 10)、GaA7Nクラッド層(915)、A7GaN中間組成層(91 6) 、CaNコンタクト層(917)をエッチングしてCaN層(90

8)の表面を出した。この後、、パッシベーション膜(91 8)を形成するとともに、n 電極(919)、p 電極(920)を形 成した。

【0051】本実施例の半導体レーザでは基板を研磨し ているので、光の反射を抑制する効果に加えて、ウェハ ーの傾きが均一であり、活性層内のInの組成、pクラッ ド層のMc濃度が特に均一にでき、レーザのしきい値を下 げることができた。また基板と活性層の間にMQWを設け たので、転移がMQWと平行に走り、MQWの上と下とで転移 密度が略2桁違っていた。更に、GaInN層(907)を設けた ので、この上部度と下部での格子定数差に伴う歪みを吸 収し、内部に欠陥を生成することで活性層側に転移が生 成するのを防ぐことができた。この効果は(0001)面上で も同じように生じるが、本発明の場合(0001)面から傾い ているので、転移がGaInN内で成長せず、活性層側に大 きな転移網として伝播することがより少なかった。この ため、本実施例の半導体レーザでは、基板側に設けたGa

も基板と埋込み層との間での転位の発生が抑制され、埋 め込みレーザ本来の性能が発揮でき、リッジ型のレーザ に比べてしきい値を数分の一にすることができた。また 本発明では電極抵抗をさえるためにGaNコンタクト層(91 7)とAIGaNクラッド層(915)の中間にAI組成がその中間で あるAlGaN中間組成層(916)を設けた。このヘテロ界面は 同時にMgの拡散防止の効果も有する。本発明の場合、Mg のドーピング濃度、p型キャリア濃度を上げやすいが、 とのため、不純物の拡散が突発的に起とるととがある。

16

AlGaN中間組成層(916)を導入することでこの影響を低 減でき歩留まりを上げることができた。

(実施例6)図10は本発明の第5の実施例の半導体光 素子に関わる概略説明図である。1001-1014は(11-24)面 方位のAIN基板(1001)、AINバッファー層(1002)、GaNバ ッファー層 (1003)、AIGaN/GaN超格子バッファー層 (100 4)、n-GaNバッファー層(1005)、n-GaInNバッファー層(1 006)、n-GaNコンタクト層(1007)、n-ATGaNクラッド層(1 008)、GaN/GaInNの量子井戸発光層(1009)、p-AIGaNクラ ッド層(1010)、p-GaNコンタクト層(1011)、絶縁膜(101 2)、p電極(1013)、n電極(1014)である。 C C で A I N と Ga Nとは2%の格子歪みがあるが、超格子バッファー層(100) 4)を用いることで量子井戸内の転位密度を減らすことが できた。また(11-24)面を用いることでpのドーピング 効率が(0001)面に対してGaNの場合で40%ATGaNの場合で2 Ost向上することができた。また基板がAINであるので 熱の放散の効果が大きく最高発振温度がサファイア基板 の場合の80Cから120cまで上がった。

・【0052】本実施例ではAIN基板を用いたが、基板と してSiCやGaNを用いてもよいことは言うまでもない。Si 08)の一部、GaA1N中間組成層(909)、GaA1Nクラット層(9 30 Cの場合(0001)面から(11-20)方向に略13度傾ければ2-H のSiCで(11-24)方向となるので、その上には(11-24)面 のGaMが成長できるようになった。

(実施例7)図11は本発明の第6の実施例の半導体光 素子に関わる概略説明図である。1101は p タイプの6H-S iCの(0001)面から(11-20)方向に約80度傾斜した基板で あり、1102-1112はp-GaNバッファー層 (1102)、p-ATGaN/ GaN超格子バッファー層(1103)、p-GaNバッファー層(110 4)、p-GaInW¹ッファー層(1105)、p-GaNコンタクト層(1 106)、p-A1GaNクラッド層(1107)、GaN/GaInNの量子井戸 発光層(1108)、n-AlGaNクラッド層(1109)、p-GaNコンタ クト層(1110)、絶縁膜(1111)、n電極(1112)、p電極(11 13)である。本実施例の場合成長したGaN等は(44-81)面 で成長した。(0001)面から(11-20)方向に約80傾斜した5 iC基板を用いたので、2HのSiCでいうなら略(44-81)面と 一致した面が出ている。SiCとGaNの格子定数差が小さい のでがGaN(1102)が成長する際に基板と類似の面が形成 されたからである。基板にSiCを用いたので熱伝導率が 高く温度特性が向上できた。特にp型になり易いSiC基 板を用いることで電極抵抗を下げるっ事ができた。また Nとは大きく格子定数が異なるA1GaNを埋込み層に用いて 50 基板の面方位が(44-81)であり、(11-24)の場合以上に転

移が超格子に沿って方向を変える効率が高かったので活性層中の転位密度を下げることができた。また基板裏面から電極を取れるのでプロセスが容易であった。

17

【0053】本実施例では6-HのSiCを用いたが4-Hや2-Ӊ 15R 3C等のSiCを用いてよいことは言うまでもな い。本実施例ではSiCを基板に用いたが(44-81)のGaNを 基板に用いた場合、発光領域まですべて窒化物で良好な 結晶が形成でき、発光効率の高い素子が得られた。また GaNがウルツァイト構造で(44-81)面の結晶に対して縦横 ともに完全に結晶格子が基板上にエピタキシーする層と 10 一致するので良質な結晶が成長できることにもよる。ま た本実施例では(0001)面から約80度傾けたが2-HのSiCに 換算しての(h m -h-m n) (|n/h|または|n/m|の一方が3 以上または1/3以下、nは0ではない)の指数付けが行わ れる面方位のSiCあるいは当該指数のGaNを用いればいず れの方向でも本発明を適用することが出来る。本実施例 では基板にpタイプのものを用いたが、nタイプのもの を用いて上下反対方向に電流を流してもよいことは言う までもない。

(実施例8)図12は本発明の第7の実施例の電界効果型 20 トランジスターに関わる概略説明図である。図中1201-1 210はそれぞれAIN基板1201、GaN電子走行層1202、幅0.1 unのAINゲート層1203、GaNコンタクト層1204、Siのイオ ン注入により形成した高濃度のnタイプのソース領域120 5、イオン注入により形成した高濃度のnタイプのドレイ ン領域1206、絶縁膜1207、ソース電極1208、ゲート電極 1209、ドレイン電極1210である。本実施例中のGaN電子 走行層はAINと略2%の格子歪みを有する。このためGaNの 臨界膜厚は2-3nmであり本実施中でもこれ以下の厚さに しないと急激にリーク電流の増加が認められた。GaNとA 30 INの場合電子障壁差の最も小さな方向でもGaAsとAlAsの 1.5倍程度ある。このため2次元電子ガスの密度は数桁大 きくできる。本実施例のGaN電子走行層の厚さは通常のH EMTと比べて1桁程度小さいが、蓄積可能な2次元電子ガ ス密度が高いのでトータルのシート密度は10e13cm-2以 上の高い値が得られた。また、GaN走行層1202の厚さが 薄く、AINの耐圧が高いためにAINゲート層1203の厚さを 数十mmと薄くできたことも有り、大きなゲインを得ると とができた。またAIN、GaNの臨界電圧が高いことも有 り、ftが50GHzと高速動作が可能であった。サファイ ア基板上に形成した場合と比べるとAIMの誘電定数が大 きいことおよびGaNが臨界膜厚以下と薄いことから電界 の広がりが大きくサファイア基板上に同様のディメンジ ョンで形成した場合と比べて、ゲートドレイン間の電圧 を30%以上かけることができた。またAINの熱伝導率が高 いためにサファイア基板を用いた場合と比べるとほぼ同 様の構造の電界効果デバイスで動作電力を3倍以上とる ことができた。ゲート1203の一部分にSiをドーピングす ると特に2次元電子ガスの密度を上げることができた。 (実施例9)図13は本発明の第8の実施例の電界効果 50

型トランジスターに関わる概略説明図である。図中1301 -1312は、SiC(0001)面から(11-20)方向に略10度傾いた 基板1301、AlGaN/GaNの超格子バッファー1302、AlNバッ ファー層1303、GaN電子走行層1304、高濃度のn型不純物 を添加したGaInNドレインコンタクト層1305、高濃度の n型不純物を添加したGaInNソースコンタクト層1306、A 1Nゲート層1307、GaInNゲート制御層1308、絶縁膜130 9、ドレイン電極1310、ゲート電極1311、ソース電極131 2である。本実施例では(1 1 -2 -8)面のGaN、AIN、A 1GaNが形成されたので、nタイプの不純物は取り込まれ やすかったが、pタイプの不純物は入りにくく特に2次 元電子ガスのm移動度を容易に上げることができた。ま たSiC基板を用いたことで熱伝導度が高く温度上昇が小 さかったのでエレメントの高密度架が容易で素子のハイ バワー化ができた。またAINバッファー層1303の厚さを2 un以上にした場合には、ゲートとドレイン間のリーク電 流、素子間のクロストークともにALN基板上に形成した 場合と大きな差はなかった。本実施例では電子走行層に GaNを用いているがSiCを用いてもよく、この場合AINと の格子定数差が小さいので電子走行層の厚さを10-15nm 程度まで厚くすることができ、またAINとのヘテロバリ アも高くなるので2次元電子ガスの密度で10e14cm-2とき わめて高い値を実現できた。

【0054】以上本発明の種々の実施例について説明してきたが、AIN,GaN,SiCの基板に関しては、バルク結晶でも、他の基板の上に堆積した後他の基板を剥離したものでもよい。また、厚さが十分有りその上に形成する素子に対して、バルクの性質を示せば他の基板の上に形成したもので良い。この場合の厚さは、数十um以上となる。また基板としてはAIxGayIn1-x-yN(0≦x<≦1,0≦y≦1,0≦1-x-y≦1)でもよく、この場合格子定数をAINとGaNとInNの間の任意の値に設定できるのでデバイスに加わる歪みを低減することができる。また電気的にもコンタクト抵抗を下げる等のデバイス特性の向上を実現できる。

【0055】基板のoff方向としては特定の特異面からのoff角度のみならずoffの方向に関して特定の結晶軸に固定されるものではなく、種々の方向また結晶軸からわずかにずれた方向であってもよいことは言うまでもな40い。

[0056]

【発明の効果】六方晶系の材料において、基板とエピタキシーで形成したデバイスの材料の光学的特性が異なる場合および格子定数が異なる場合に発生する反射による光学的ノイズ、格子定数差による結晶欠陥のデバイス領域中への進入を抑制することで光学的特性に優れた光半導体素子および電子デバイスを提供する。

【図面の簡単な説明】

【図1】本発明の第一の実施例に関わる半導体レーザの 概略説明断面図。 (11)

【図2】本発明の第二の実施例に関わる半導体レーザの 概略説明断面図。

【図3】本発明の第二の実施例の半導体レーザの製造方法の概略説明断面図。

【図4】本発明の第三の実施例の半導体レーザの概略説明断面図。

【図5】本発明の第三の実施例に関わる半導体レーザの 製造方法の概略説明斜視図および上面図。

【図6】本発明の第三の実施例に関わる半導体レーザの 製造方法の概略説明断面図(続き)。

【図7】本発明の第四の実施例に関わる半導体レーザの 概略説明断面図。

* 【図8】本発明の第四の実施例の半導体レーザの製造方 法の概略説明断面図。

【図9】本発明の第五の実施例に関わる半導体レーザの 概略説明断面図。


【図10】本発明の第六の実施例に関わる光半導体素子の概略説明断面図。

【図11】本発明の第七の実施例に関わる光半導体素子の概略説明断面図。


【図12】本発明の第八の実施例に関わる電界効果トラ) ンジスターの概略説明断面図。

【図13】本発明の第九の実施例に関わる電界効果トランジスターの概略説明断面図。


【図1】



【図8】




[図2]




202

203


(d) 801 802 802








【図10】





【図9】

【図11】



[図13]





フロントページの続き

(51)Int.Cl.'

識別記号

FΙ

テーマコード(参考)

H 0 1 L 29/73

29/778

21/338

H01L 29/72

29/80

Η

29/812 33/00

Fターム(参考) 5F003 AZ01 BB90 BF06 BG06 BJ16

BM03 BP11 BP32 BZ03

5F041 AA06 CA05 CA33 CA34 CA40

CA46 CA65 CA74

5F073 AA11 AA21 AA55 AA74 CA07

CB02 CB05 CB07 DA05 DA23

DA24

5F102 FA02 GB01 GC01 GD01 GJ02

GJ04 GK04 GK08 GK09 GL02

GL04 GL09 GM04 GN04 GQ01

GR01 GR03 GT02 GT06 HC01

HC15